活動日期
2024/05/13(一),09:30-16:30（北+南+視）
活動資訊
■指導單位：經濟部產業發展署
■主辦單位：公私(產學)共育國內外高階人才計畫、財團法人資訊工業策進會
■執行單位：三建資訊有限公司
■語言：日文演說，中文逐步口譯
■內容：
近年來，半導體性能的提升不僅依賴於元件性能，還大幅依賴封裝技術，其中關鍵的2.5D/3D積體技術備受關注。本次，將由來自日本國內主要半導體製造商、海外設備製造商、海外研究機構的資深專家主講，詳細介紹下一代半導體元件的2.5D/3D積體技術，以支持該技術的封裝、材料和冷卻技術。此外，還將提供有關當前市場趨勢和技術發展前沿的資訊，並解釋獲得國際競爭力所需的策略和挑戰。
◆ 習得知識
．先進半導體封裝技術趨勢
．先進半導體製造商實施的應用要求
．2.5D/3D積體化的面臨問題及解決方案
．日本與其他國家半導體產業在研究管理與企業文化的差異
◆ 目標受眾
半導體製造、組裝和測試、製造設備、封裝材料製造商以及參與半導體製程/封裝領域研究、開發和製造的人員
◆ 目次大綱
一、簡介－高密度封裝的必要性－
1.1 封裝佈線尺度和佈線間隙
1.2 先進封裝的演變
1.3 各種高密度封裝優缺點比較
1.4 提高佈線密度和增加封裝尺寸的技術趨勢
1.5 Chiplet 解釋
1.6 設計、元件、製程、封裝的整體最佳化（DTCO/STCO）
二、高密度封裝技術的應用
2.1 2nm技術節點後元件和封裝結構的變化
2.2 需要高密度封裝的邏輯應用及其所需規格
2.3 需要高密度封裝的記憶體應用及其所需規格
2.4 需要高密度封裝的影像感測器應用及其所需規格
三、實現2.5D/3D異質功能整合的封裝形式與基準（chiplet）
3.1 使用Si中介層的2.5D/3D積體技術
3.2 使用Si橋的2.xD/3D積體技術
3.3 採用高密度線路板的2.xD/3D積體技術
3.4 實現光電融合的2.xD/3D積體技術
四、高密度封裝關鍵的混合鍵合技術及其製程問題
4.1 混合鍵合機制
4.2 晶圓級混合鍵合製程及挑戰
4.3 混合鍵合所需的檢驗過程
4.4 晶片級混合鍵合製程及其挑戰
4.5 實現高良率混合鍵合的製程技術
五、高密度封裝所需的材料技術
5.1 控制散熱效率的熱界面材料 (TIM)
5.2 底部填充材料是Fine Pitch Bump的關鍵
5.3 實現高速訊號傳輸和低翹曲的層間絕緣膜和基板材料
5.4 實現低溫混合鍵合的鍍銅技術
5.5 創造創新材料的新方法：材料資訊學
六、先進封裝所需的冷卻技術
6.1 半導體封裝冷卻技術概述
6.2 超級電腦富岳採用的冷卻技術
6.3 直接冷卻矽晶片的片上冷卻技術
6.4 將整個系統浸入冷卻液中的浸沒式冷卻技術
6.5 透過在晶片內部放置冷卻劑來散熱的微流體冷卻技術
■主講人
東京大學 特任研究員／曾任職於(1)NEC日本(2)EV Group日本(3)Institute of Microelectronics新加坡
■地點規劃：
✓台北會議室
✓台南會議室
✓線上視訊
活動辦法
■報名洽詢：張小姐(02)2536-4647#10 (sumken@sum-ken.com)
■優惠方案
(課程已結案，僅受理企包班)
目前不在報名受理期間