從半導體元件製造所用的接合技術之基礎，到常溫、低溫接合技術作為實現異質整合(Heterogeneous Integration)之關鍵的趨勢。
本課題將說明包括半導體元件中使用的接合技術之基礎，以及實現異質整合的重要關鍵技術之常溫、低溫接合技術其開發動向。
半導體元件除了按照以往的Moore定律，追求微細化(More Moore)之外，還加上了過去CMOS元件所沒有的類比/RF、被動元件、高電壓功率元件、傳感器/致動器、生物晶片(biochip)等新功能，已然向著追求新開發軸 (More than Moore)的方向進化著，即元件的多功能化、相異功能的融合等。
未來的半導體元件，將以""More Moore""和""More than Moore"" 的組合、如汽車的兩輪般，向著高附加價值系統的實現邁進。作爲未來半導體產業持續成長的關鍵，異質整合(Heterogeneous Integration)技術因集成了相異的材料與功能，現正備受關注中。在這樣的背景下，IEEE EPS(Electronics Packaging Society)在世界各國舉辦了關於異質整合路線圖(HIR :Heterogeneous Integration Roadmap)的研討會，並正在制定其基礎研究階段的路線圖。
本課題將焦點放在實現異質整合的重要關鍵技術—常溫、低溫接合技術上，對這些技術的基礎和評估方法進行詳細闡述，並說明這些技術可以為元件帶來哪些功能和特性的實現，同時以具體的設備為例，展望其開發的趨勢和未來的動向。
第一章、3DIC封裝製程與矽光子晶片整合
1. 先進封裝技術介紹 Introduction to Advanced Package
2. 三維晶圓封裝製程 3D IC Process
2.1 圓暫時接合/分離 Temporary Bonding/De-bonding
2.2 導通孔模組(TSV) 及 TSV reveal
2.3導線重佈製程(RDL)
2.4 Cu/Oxide Hybrid 圓接合 Cu/Oxide Hybrid Wafer to Wafer Bonding
3. 中介層製程整合 Process integration of interposer
3.1 矽中介層 Si Interposer
3.2 玻璃中介層 Glass Interposer
3.3 有機中介層 Organic Interposer
4. 晶圓級扇出封裝(Fan-out)
4.1 先晶片面向下扇出封裝 Chip first face down
4.2 先晶片面向上扇出封裝 Chip first face up
4.2 先線路面向下扇出封裝 RDL first
5. 矽光子(Silicon Photonics)先進封裝技術 Silicon Photonics packaging
5.1 光學封裝發展趨勢簡介 Introduction to optical packaging
5.2 單模光波導製程及量測技術 Process and measurement of single mode polymer waveguide
5.3 共同封裝光學元件 co-packaged optics(CPO)
第二章、整合異質功能材料的常溫、低溫接合技術
1.前言
1.1 從封裝領域看半導體周圍環境的狀況
1.2 中間區域製程的新發展
2.半導體元件製造用的接合技術之基礎
2.1 直接接合
2.2 經由中間層接合
3.常溫、低溫接合製程的基礎
3.1 利用表面活性化接合，使半導體直接連接
3.2 經由Au在大氣中的表面活性化接合
4.可達成之功能具體示例
4.1真空密封
4.2 高散熱結構
4.3 陡坡的雜質濃度梯度
4.4 多晶片接合
4.5 利用混合接合實現3D集成化
5.今後的開發動向和產業化的可能性